图书介绍
基于FPGA & CPLD的数字IC设计方法pdf电子书版本下载
- （美）鲍勃·泽德曼（Bob Zeidman）著；赵宏图译 著
- 出版社： 北京：北京航空航天大学出版社
- ISBN：7810774514
- 出版时间：2004
- 标注页数：200页
- 文件大小：42MB
- 文件页数：218页
- 主题词：可编程序逻辑器件－基本知识；数字集成电路－电路设计
PDF下载
下载说明
基于FPGA & CPLD的数字IC设计方法PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第3章 现场可编程门阵列（FPGA） 31
本章目标 31
3.1 FPGA体系结构 31
3.2可配置逻辑模块 32
3.3可配置I/O模块 35
3.4嵌入式器件 38
3.5可编程互连 39
3.6时钟电路 41
3.7 SRAM编程与反熔丝编程的对比 41
3.8仿真和ASIC原型 44
3.9小结 47
练 习 48
第4章 可编程器件的通用设计方法论（UDM-PD） 51
本章目标 51
4.1 什么是UDM和UDM-PD？ 52
4.2写出一份设计规范 54
4.3设计规范的评估 59
4.4选择器件和工具 59
4.5设计 60
4.6检验 61
4.10小结 64
4.9产品运输 64
4.7最终评估 64
4.8系统集成与测试 64
练 习 65
第5章设计技术、规则和指导方针 68
本章目标 68
5.1硬件描述语言 69
5.2自上而下的设计方法 81
5.3同步设计 85
5.5总线争抢 102
5.4悬浮节点 102
5.6每个状态一个触发器编码 104
5.7设计测试（DFT） 106
5.8测试备用逻辑 107
5.9初始化状态机 109
5.10可观测的节点 109
5.11扫描技术 110
5.12 芯片内装自测试（BIST） 112
5.13特征分析 114
5.14小结 114
练习 116
本章目标 122
第6章检 验 122
6.1什么是检验？ 123
6.2仿真 123
6.3静态定时分析 127
6.4声明语言 127
6.5整体检验 128
6.6 小结 128
练习 129
7.1仿真软件 132
第7章 电子设计自动化工具 132
本章目标 132
7.2测试平台发生器 140
7.3现场工具 141
7.4综合软件 141
7.5 自动测试比特位模型的产生（ATPG） 143
7.6扫描插入软件 143
7.7芯片内装自测试（BIST）发生器 144
7.8静态定时分析软件 145
7.10布局和布线软件 147
7.9整体检验软件 147
7.11编程工具 149
7.12 小结 151
练习 153
第8章现在与未来 155
本章目标 155
8.1 内 核 155
8.2特殊的I/O驱动器 159
8.3新型结构 160
8.4具有嵌入式FPGA单元的ASIC 161
8.5小结 163
附录A答案 164
第1章，历史回顾：可编程逻辑集成电路到专用集成电路ASIC 164
第2章，复杂可编程逻辑器件（CPLD） 165
第3章，现场可编程门阵列（FPGA） 165
第4章，可编程器件的通用设计方法论（UDM-PD） 167
第5章，设计技术、规则和指导方针 168
第6章，检验 170
第7章，电子设计自动化工具 171
附录B第5章中备电路原理图的Verilog源程序代码 192
术语表 192
参考文献 200