图书介绍
单板级JTAG测试技术pdf电子书版本下载
- 王承，刘治国编著 著
- 出版社： 北京：国防工业出版社
- ISBN：9787118099867
- 出版时间：2015
- 标注页数：205页
- 文件大小：24MB
- 文件页数：217页
- 主题词：集成电路－测试技术
PDF下载
下载说明
单板级JTAG测试技术PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 测试的基本概念 1
1.1 数字电路测试 1
1.1.1 测试 1
1.1.2 测试分类 2
1.1.3 数字电路分类 2
1.2 故障及故障模型 3
1.3 算法 3
1.4 测试覆盖率和故障检出率 4
1.5 测试矢量 4
1.5.1 组合电路的测试矢量生成 6
1.5.2 时序电路的测试矢量生成 10
1.6 可测性 15
1.6.1 可控性 15
1.6.2 可观性 16
1.6.3 可测性设计方法 17
第2章 单板级JTAG测试 31
2.1 背景介绍 31
2.2 传统单板测试方法的困难 32
2.2.1 在线测试 33
2.2.2 光学测试 33
2.2.3 功能测试 34
2.3 生产制造应用 35
2.4 JTAG测试技术 36
2.5 单板级JTAG测试 38
2.6 JTAG测试的优缺点 39
第3章 IEEE1149.X标准 40
3.1 IEEE1149.1（边界扫描测试） 40
3.1.1 边界扫描测试概述 40
3.1.2 边界扫描硬件结构 42
3.1.3 边界扫描描述语言 69
3.2 IEEE1532（在系统编程） 84
3.2.1 标准测试与编程语言 85
3.2.2 在系统配置硬件结构 87
3.2.3 数据和地址寄存器的访问 89
3.2.4 在系统配置指令 89
3.2.5 在系统编程实现 91
3.3 IEEE1149.6（高级数字网络边界扫描测试） 93
3.3.1 连接模型 93
3.3.2 IEEE1149.6架构 95
3.3.3 IEEE1149.6指令 96
3.3.4 IEEE1149.6应用实例 99
第4章 单板级边界扫描可测性设计 100
4.1 测试点和测试探针 100
4.2 应力分析 102
4.3 菊花链 103
4.4 复位管脚设置 104
4.5 菊花链TAP端口设置 104
4.6 不同电压芯片的连接 106
4.7 优选遵循IEEE1149.1芯片 108
4.8 配置管脚设置 108
4.9 扫描链中芯片个数 108
4.10 逻辑芯片的设置 110
4.11 存储器的连接 110
4.12 器件族的连接 111
4.13 其他情况 111
4.14 测试点的设计 111
4.15 小结 113
第5章 边界扫描测试技术应用 116
5.1 故障模型 116
5.2 器件模型 117
5.2.1 关键字符 118
5.2.2 器件模型实例 118
5.3 测试算法 130
5.3.1 计数／补偿算法 130
5.3.2 走步算法 131
5.3.3 边界扫描测试流程 132
5.4 芯片级测试 134
5.4.1 JTAG总线测试 134
5.4.2 芯片寄存器测试 135
5.5 单板级测试 139
5.5.1 基础测试 139
5.5.2 上／下拉测试 141
5.5.3 互连测试 142
5.5.4 器件族测试 143
5.5.5 存储器测试 144
5.6 系统级测试 145
5.6.1 系统级测试结构 146
5.6.2 多点网关芯片 147
5.6.3 基于STA112的系统级测试架构 149
5.7 应用方式 150
5.8 优缺点分析 150
第6章 串行矢量格式 152
6.1 引言 152
6.2 SVF命令集 152
6.2.1 SVF文件 152
6.2.2 SVF命令集 153
6.3 SVF命令详述 154
6.3.1 寄存器测试结束 155
6.3.2 测试频率设置 155
6.3.3 寄存器头设置 156
6.3.4 并行测试矢量设置 158
6.3.5 并行管脚映射 159
6.3.6 测试运行设置 160
6.3.7 寄存器扫描 163
6.3.8 状态路径设置 165
6.3.9 寄存器尾设置 166
6.3.10 复位设置 168
第7章 内建自测试技术 170
7.1 芯片级内建自测试 170
7.1.1 测试矢量生成和应用 171
7.1.2 测试响应捕获和分析 172
7.1.3 内建自测试控制器 173
7.2 组合电路的内建自测试 173
7.2.1 伪随机测试矢量生成 174
7.2.2 特征分析的响应压缩 177
7.3 时序电路的内建自测试 180
7.4 宏单元的内建自测试 180
7.4.1 低／中等复杂度的宏单元 181
7.4.2 兆单元的内建自测试 181
7.5 内建自测试与边界扫描测试 181
7.5.1 具有内建自测试功能的边界扫描芯片结构 182
7.5.2 内建自测试指令（RUNBIST） 183
7.5.3 层次化内建自测试 183
7.6 基于FPGA的单板级内建自测试 184
7.6.1 基于FPGA的策略 184
7.6.2 优缺点分析 185
第8章 片上仿真测试 187
8.1 片上仿真测试 187
8.2 实现步骤 188
8.3 ARM7TDMI JTAG仿真测试 189
8.3.1 ARM7TDMI测试结构 189
8.3.2 ARM7TDMI处理器框图 190
8.3.3 ARM7TDMI常用指令 191
8.3.4 ARM7TDMI调试原理 191
8.4 测试实例 196
8.5 不足之处 197
第9章 嵌入测试 198
9.1 测试技术的发展 198
9.1.1 传统仪器 198
9.1.2 虚拟仪器 199
9.1.3 嵌入仪器 200
9.2 IEEE1687 201
9.2.1 背景概述 201
9.2.2 IEEE1687架构 202
参考文献 204