图书介绍
专用集成电路设计pdf电子书版本下载
- 朱恩，胡庆生编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121261923
- 出版时间：2015
- 标注页数：184页
- 文件大小：41MB
- 文件页数：193页
- 主题词：集成电路－电路设计－高等学校－教材
PDF下载
下载说明
专用集成电路设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如 BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 概论 1
1.1集成电路工艺发展趋势 1
1.1.1特征尺寸的发展 1
1.1.2晶圆尺寸 2
1.1.3铜导线 3
1.1.4新型器件不断涌现 3
1.1.5新材料新工艺的不断应用 4
1.2专用集成电路基本设计方法 5
1.3 ASIC设计涉及的主要问题 6
1.3.1设计过程集成化和自动化 6
1.3.2可测试性设计问题 7
1.3.3成本问题 7
习题 7
第2章 集成电路工艺基础及版图 8
2.1引言 8
2.2集成电路制造基础 8
2.2.1氧化工艺 9
2.2.2光刻工艺 9
2.2.3掺杂工艺 10
2.2.4金属化工艺 11
2.3 CMOS电路加工工艺 12
2.4设计规则与工艺参数 20
2.4.1设计规则的内容与作用 20
2.4.2设计规则的描述 21
2.5电学参数 27
2.5.1分布电阻 27
2.5.2分布电容 29
习题 32
第3章 MOS晶体管与电路设计基础 34
3.1 MO S晶体管的基本模型 34
3.1.1 NMOS管的I-V特性 34
3.1.2 PMOS管的I-V特性 36
3.2 CMOS反相器直流特性 37
3.3信号传输延迟 39
3.3.1 CMOS反相器的延迟时间 39
3.3.2连线延迟 44
3.3.3电路扇出延迟 45
3.3.4大电容负载驱动电路 47
3.4功耗 52
3.4.1金属导线宽度的确定 53
3.4.2 CMO S功耗 53
习题 55
第4章 CMOS数字集成电路常用基本电路 57
4.1组合逻辑 57
4.1.1 CMOS组合逻辑的一般结构 57
4.1.2 CMOS组合逻辑的几种基本门 59
4.1.3 CMOS传输门 64
4.2时序逻辑 68
4.3动态逻辑电路 70
4.3.1动态存储电路 70
4.3.2简单移位寄存器 72
4.3.3预充电逻辑 75
4.3.4多米诺CMOS逻辑 78
4.3.5多米诺CMOS逻辑的改进电路——TSPC逻辑电路 81
4.4存储电路 84
习题 86
第5章 半定制电路设计 88
5.1引言 88
5.2门阵列设计 90
5.2.1门阵列母片结构 91
5.2.2门阵列基样元的结构 92
5.3标准单元设计 93
5.3.1标准单元库 94
5.3.2标准单元设计流程 94
5.3.3标准单元设计中的EDA工具 95
5.4可编程逻辑器件设计 96
5.4.1可编程器件的编程原理 97
5.4.2典型的PLD器件 98
5.5 FPGA设计 105
5.5.1 Xilinx FPGA的结构和工作原理 106
5.5.2 Xilinx FPGA的设计流程 111
习题 112
第6章 全定制电路设计 114
6.1全定制电路设计与半定制电路设计的主要区别 114
6.2全定制电路的结构化设计特征 115
6.2.1层次性 115
6.2.2模块性 116
6.2.3规则性 117
6.2.4局部性 117
6.2.5手工参与 118
6.3全定制电路的阵列逻辑设计形式 118
6.3.1 Weinberger阵列结构与栅列阵版图 119
6.3.2存储器结构 120
6.4全定制电路设计举例——加法器设计 129
6.4.1单位加法器 129
6.4.2多位加法器 130
6.5单元在全定制设计中的作用与单元设计 132
习题 133
第7章 集成电路的测试技术 134
7.1测试的重要性和基本方法 134
7.2故障模型 135
7.2.1固定型故障 136
7.2.2短路和开路故障 136
7.2.3桥接故障 137
7.2.4存储器故障 137
7.2.5其他类型故障 137
7.3测试向量生成 138
7.4可测性设计 141
7.4.1扫描路径法 142
7.4.2内建自测试（BIST） 145
7.4.3边界扫描测试 147
习题 151
第8章 集成电路的模拟与验证技术 153
8.1设计模拟与验证的意义 153
8.2电路模拟 154
8.3逻辑模拟与时序模拟 160
8.3.1逻辑模拟 160
8.3.2时序模拟 160
8.3.3建立时间与保持时间 161
8.3.4时钟周期 162
8.4定时分析 163
8.4.1定时分析原理 163
8.4.2定时分析举例 165
8.5电路验证 166
8.5.1版图验证系统的发展 167
8.5.2几何图形运算 168
8.5.3设计规则检查（DRC） 169
8.5.4电路网表提取（NPE） 171
8.5.5版图参数提取方法 172
8.5.6电学规则检查（ERC） 175
8.5.7版图与原理图一致性检查 175
8.5.8逻辑提取 177
8.5.9深亚微米版图的物理验证 179
8.6逻辑综合技术 179
8.6.1逻辑综合的原理 181
8.6.2逻辑综合流程 181
习题 183
参考文献 184